2024年問世2nm工藝,摩爾定律可延續到0.1nm

科技觀潮 2019-09-19

原標題:2024年問世2nm工藝,摩爾定律可延續到0.1nm

這幾年,雖然摩爾定律基本失效或者說越來越遲緩,但是在半導體工藝上,幾大巨頭卻是殺得興起。Intel終于進入10nm工藝時代并將在后年轉入7nm,臺積電、三星則紛紛完成了7nm工藝的布局并奔向5nm、3nm。

摩爾定律是半導體產業的金科玉律,已經指導行業發展了50多年,它是Intel聯合創始人之一的戈登·摩爾提出的,Intel也是摩爾定律最堅定的捍衛者,不過現在有人搶生意了,臺積電近來一直在大談摩爾定律的發展。

在近日開幕的科技創新論壇會議上,臺積電研發負責人、技術研究副總經理黃漢森再次發表了他的觀點,那就是摩爾定律還會繼續存在,隨著晶體管密度更好,成本效益也會更高,受益的不只是邏輯芯片,內存、閃存芯片也會從摩爾定律中受益。

而在今年8月份的Hotchips會議上,黃漢森就已經有過類似的觀點了,碳納米管可以將半導體工藝推進到1.2nm尺度,最終可以達到0.1nm尺度,這相當于氫原子的大小級別了。現在的制程定義不能再反應真正的科技水平了,氫原子級別的微縮才是創新,而且很多創新都是不可預見的。

盡管摩爾定律未來還會繼續有效,但在這次會議上黃漢森也提到現在描述工藝水平的XXnm說法已經不科學了,因為它與晶體管柵極已經不是絕對相關了,制程節點已經變成了一種營銷游戲,與科技本身的特性沒什么關系了。

按照臺積電給出的指標,2nm工藝是一個重要節點,Metal Track(金屬單元高度)和3nm一樣維持在5x,同時Gate Pitch(晶體管柵極間距)縮小到30nm,Metal Pitch(金屬間距)縮小到20nm,相比于3nm都小了23%。

臺積電沒有透露2nm工藝所需要的技術和材料,性能、功耗等指標更是無從談起。而看晶體管結構示意圖和目前并沒有明顯變化,能在硅半導體工藝上繼續壓榨到如此地步真是堪稱奇跡,接下來就看能不能做到1nm了。

當然,在那之前,臺積電還要接連經歷7nm+、6nm、5nm、3nm等多個工藝節點。其中,7nm+首次引入EUV極紫外光刻技術,目前已經投入量產;6nm只是7nm的一個升級版,明年第一季度試產;5nm全面導入極紫外光刻,已經開始風險性試產,明年底之前量產,蘋果A14、AMD五代銳龍(Zen 4都有望采納);3nm有望在2021年試產、2022年量產。三星也早就規劃到了3nm,預期2021年量產。

(免責聲明:此文內容為第三方自媒體作者發布的觀察或評論性文章,所有文字和圖片版權歸作者所有,且僅代表作者個人觀點,與極客網無關。文章僅供讀者參考,并請自行核實相關內容。投訴郵箱:[email protected]

標簽三星
  • 科技觀潮
    關注最新資訊,評論互聯網事件!
    分享本文到
真人龙虎斗